ASML難以取代的原因，不是掌握一項神奇專利，而是把光源、超精密光學、真空、機電控制、量測、Computational Lithography、供應鏈和晶圓廠製程整合成可長期量產的Scanner。任何一個模組達不到穩定度，整台設備都無法交付先進晶片良率。
EUV使用13.5奈米極紫外光，處理先進晶片中最精細的Layer；193奈米DUV仍負責大量其他Layer。High NA EUV再把Numerical Aperture從0.33提升到0.55，設計解析能力約8奈米。三條技術路線不是單純替代關係，而是晶圓廠依解析度、成本、Overlay和產能混合使用。
重點快讀
- 光刻解析度可用
CD = k1 × λ / NA理解。 - DUV主要使用193nm ArF光源，EUV使用13.5nm光。
- EUV以約25微米錫滴、每秒約5萬次雷射電漿產生光。
- EUV不能使用一般透鏡，必須在真空中以多層反射鏡導光。
- ZEISS和ASML共同建立超精密EUV光學。
- Reticle和Wafer Stage需要高速、奈米級同步和即時修正。
- NXE平台NA為0.33；EXE High NA提高至0.55，解析能力約8nm。
- High NA使用Anamorphic Optics，曝光場較小，需要更快Stage維持產能。
- ASML壁壘包含設備、供應商、服務、Software和客戶Process共同驗證。
光刻在晶片製造中做什麼？
- 晶圓表面塗上Photoresist。
- Reticle保存需要投影的Circuit Pattern。
- Scanner使用光學系統把Pattern縮小投影到晶圓。
- 曝光改變Photoresist的化學性質。
- 顯影後形成可進行Etch或Deposition的圖形。
- 不同Layer反覆曝光、對準和製程。
晶片不是一次印完。先進晶片包含大量Layer，每一層都要和前面圖形保持Overlay。解析度決定能印多小，Overlay和Defect則決定這些微小結構是否能真正工作。
Rayleigh Criterion
CD = k1 × λ / NA| 符號 | 意義 | 改善方向 |
|---|---|---|
| CD | 可印製Critical Dimension | 越小越好 |
| k1 | 製程與成像因子 | Computational Lithography、多重圖形化和Process |
| λ | 曝光波長 | 從193nm DUV降至13.5nm EUV |
| NA | Numerical Aperture | 從0.33提升至High NA 0.55 |
縮短波長、提高NA和降低k1都能縮小圖形，也會提高光源、光學、光罩、光阻和製程控制難度。沒有單一參數能免費提升解析度。
DUV和EUV如何分工？
| 技術 | 波長 | 主要用途 |
|---|---|---|
| KrF DUV | 248nm | 較成熟和較寬鬆Layer |
| ArF DUV | 193nm | 先進與成熟製程的大量Layer |
| ArF Immersion | 193nm | 使用浸潤提高NA，支援更小圖形 |
| EUV NXE | 13.5nm，NA 0.33 | 先進Logic和Memory最精細Layer |
| High NA EUV EXE | 13.5nm，NA 0.55 | 2nm及後續更高密度Layer |
EUV不會立刻取代所有DUV。晶圓廠會依Layer解析度、Mask、Throughput、成本和良率混用Scanner，並要求不同設備之間維持Overlay。
EUV光源如何產生？
13.5nm EUV不能由一般燈泡或傳統Excimer Laser直接提供。ASML的Laser-produced Plasma光源使用熔融錫滴和高功率雷射：
- Generator射出直徑約25微米的錫滴。
- 錫滴以約70公尺／秒移動。
- 第一個低強度Pulse把錫滴壓成Pancake形狀。
- 第二個高功率Pulse將錫汽化成Plasma。
- Plasma放出13.5nm EUV。
- 整個流程每秒重複約50,000次。
光源需要同時處理Droplet Timing、Laser Alignment、Conversion Efficiency、Debris、Collector污染和長時間穩定。光源Power提高能增加Wafer Throughput，也可能增加熱、污染和維護負擔。
為什麼EUV只能使用反射鏡？
空氣和多數材料會吸收EUV，因此整條光路必須在真空中運作，也無法使用一般玻璃透鏡。系統使用具有上百層材料的多層反射鏡，讓少量EUV在每次反射後繼續傳遞。
- 每次反射都會損失能量。
- Mirror Surface需要接近原子尺度平滑。
- 熱變形和污染會改變成像。
- Thousands of Actuators持續調整光學元件。
- Vacuum、Alignment和Metrology共同維持光路。
ASML和ZEISS SMT長期共同開發EUV與High NA光學。這類能力包含材料、鍍膜、拋光、量測、組裝和軟體補償，無法只靠取得設計圖複製。
Reticle和Wafer Stage
Scanner曝光時，Reticle和Wafer以相反方向高速同步移動。Wafer Stage要在高加速度下保持奈米級位置控制，並依每片Wafer的形變、厚度和前層Pattern即時補償。
- Reticle Pattern和Wafer位置同步。
- 每個Die重複Step-and-scan。
- 雙工作台讓量測和曝光流程重疊。
- Vibration、Temperature和Airflow需要控制。
- Stage速度直接影響Wafers per Hour。
解析度再高，如果Stage不準確或產能太低，仍無法成為經濟可行的High-volume Manufacturing設備。
Overlay與Metrology
Overlay是不同Layer圖形的對準誤差。先進製程中，晶圓會因熱、薄膜Stress和製程產生形變，Scanner必須先量測，再對每片Wafer和每個Field做Correction。
- Wafer Alignment和Leveling。
- 光學Overlay與Focus量測。
- Electron Beam Inspection。
- Scanner Correction Model。
- 跨EUV和DUV設備Matching。
- Defect和Process Control回饋。
ASML不只銷售曝光設備，也提供Metrology、Inspection和Software，讓Scanner結果能進入晶圓廠控制閉環。
Computational Lithography
晶片Pattern經過光學和材料後不會完美照原圖印出。Computational Lithography使用Simulation和Optimization調整Mask，使晶圓上的最終圖形接近設計目標。
| 技術 | 作用 |
|---|---|
| OPC | 預先修改Mask，補償光學變形 |
| Source Mask Optimization | 共同最佳化照明和Mask |
| Process Model | 模擬光阻、Etch和製程結果 |
| Computational Metrology | 將量測資料轉成Correction |
| Machine Learning | 加速模型、預測和Process Control |
先進光刻的競爭同時發生在Hardware和Software。沒有精確模型，Scanner無法把物理能力轉成可量產Pattern。
High NA EUV改變什麼？
| 項目 | NXE EUV | EXE High NA |
|---|---|---|
| 波長 | 13.5nm | 13.5nm |
| NA | 0.33 | 0.55 |
| 設計解析 | 約13nm級 | 約8nm |
| Projection Optics | 標準縮小光學 | Anamorphic Optics |
| Exposure Field | 標準Field | 一個方向縮小，Field約減半 |
| Stage | NXE平台 | 更快Reticle和Wafer Stage |
ASML表示EXE:5000能以單次曝光印出比NXE小1.7倍的Feature，理論Transistor Density提高約2.9倍，並從2nm Logic及相近密度Memory開始支援後續Node。
Anamorphic Optics為何必要？
提高NA需要更大Mirror和更高入射角，標準Reticle在高角度下會失去反射效率。High NA採Anamorphic Optics，在兩個方向使用不同縮小倍率，保留傳統Reticle尺寸。
- 避免整個產業改用更大型Reticle。
- 曝光Field在一個方向減半。
- 需要更快Stage維持Throughput。
- Mask、Stitching和Design Rule需要適配。
- 晶圓廠需重新建立Process Window和量測。
供應商協作壁壘
| 夥伴／能力 | 作用 |
|---|---|
| ZEISS SMT | Projection Optics、Mirror和Metrology |
| Cymer | DUV與EUV Light Source能力 |
| TRUMPF | 高功率CO₂ Laser相關技術 |
| 精密供應商 | Stage、Vacuum、Sensor和特殊Material |
| imec／研究機構 | Process Development和Ecosystem驗證 |
| 晶圓廠 | 實際Node、Mask、Resist、Yield和量產Feedback |
供應商需要多年建立Cleanroom、精度、良率和擴產能力。ASML同時要協調Design Change、Quality和Customer Roadmap，這張網路本身就是進入壁壘。
客戶共同驗證
- Scanner在實際Fab安裝和校準。
- 使用客戶Reticle、Resist和Process測試。
- 建立Exposure、Focus和Dose Window。
- 比較Defect、Overlay、Yield和Throughput。
- 設備和Process共同迭代。
- 量產後持續Software和Service Update。
「做出第一台能曝光的機器」和「讓全球Fab每天穩定生產」是不同能力。後者需要Installed Base、Field Service、Spare Parts、Remote Diagnostics和Customer Trust。
服務與Installed Base
- 設備安裝、校準和Acceptance。
- 24小時維修和備件。
- Light Source與Optics維護。
- Software、Recipe和Correction更新。
- Predictive Maintenance。
- 工程師在客戶Fab長期支援。
晶圓廠的設備停機會直接影響昂貴產能，因此Service Availability和Mean Time to Repair是和解析度同樣重要的採購條件。
出口管制與供應鏈風險
- 設備出口受到荷蘭、歐盟和其他政策影響。
- 某些Model、Option和Service可能需要License。
- 供應商集中造成產能和地緣風險。
- 客戶投資週期影響設備需求。
- 人才、Cleanroom和特殊材料無法快速擴張。
- 限制設備不等於立即停止所有成熟製程能力。
ASML的產業位置同時是技術節點和政策節點。分析時應區分物理能力、出貨資格、服務和客戶現有Installed Base。
為什麼不能只複製一台機器？
- 關鍵元件需要專用製造設備。
- Supplier的Tacit Knowledge沒有完整寫在圖面上。
- 每個模組要在整機中共同達到精度。
- Control Software和Process Model需要大量資料。
- Customer Qualification需要多年。
- Field Service和備件網路要跟著建立。
- 供應商和晶圓廠共同Roadmap難以一次取得。
ASML的壁壘接近一個持續運作的產業系統，而不是單一設備BOM。複製硬體外形不會自動取得光學、良率、產能和服務能力。
常見問題
EUV會完全取代DUV嗎？
不會。不同Layer會長期混用EUV、ArF Immersion和其他DUV設備，以平衡解析度、成本和產能。
High NA的0.55代表什麼？
它是Projection Optics的Numerical Aperture。提高NA能提升解析度，也要求更大Anamorphic Mirrors、更快Stage和新的Process。
ASML為何沒有簡單競爭者？
因為競爭門檻包含光源、光學、Stage、量測、軟體、Supplier、客戶驗證和全球服務，不是只完成一個模組。
官方資料
ASML難以取代的核心，是把接近極限的物理元件變成能每天量產的工程系統。13.5nm光源、ZEISS反射鏡、Stage和量測提供硬體能力，Computational Lithography、Service和客戶共同驗證則把能力轉成良率。這種跨公司、跨製程和跨十年的協作，才是最深的壁壘。
發表迴響